Рассмотрены следующие вопросы: базовые логические ИС малой степени интеграции различных логик, схемотехническая реализация СИСов на базе ИС малой степени интеграции, КЛС с памятью, схемотехническая реализация КЛС без памяти, арифметические устройства, схемотехническая реализация ПЛМ без памяти и с памятью, схемотехника памяти, схемотехника АЦП и ЦАП для ввода и вывода информации. Для студентов вузов, обучающихся по направлению "Автоматизация и управление" по дисциплине "Схемотехника".
Название: Цифровая схемотехника. Конспект лекций по дисциплине "Схемотехника" Автор: Наумкина Л. Г. Издательство: Издательство "Горная книга", Издательство Московского государственного горного университета Год: 2008 Страниц: 308 Формат: DJVU Размер: 2,01 МБ ISBN: 978-5-98672-083-8, 978-5-7418-0511-4 Качество: Отличное
Содержание:
ПРЕДИСЛОВИЕ ИСТОРИЯ РАЗВИТИЯ ЭЛЕКТРОНИКИ ТЕМА 1 ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ 1.1. Основные классификационные признаки интегральных схем 1.2. Логические элементы интегральных схем 1.3. Основные характеристики и параметры базовых логических элементов серии интегральных схем транзисторно-транзисторной логики (ТТЛ) 1.4. Базовые логические интегральные схемы различных логик 1.5. Последовательность действий при проектировании любого цифрового устройства 1.6. Применение логических элементов ТЕМА 2 ТРИГГЕРЫ 2.1. Основные параметры триггера 2.2. Асинхронные триггеры 2.3. Синхронные триггеры 2.4. Стандартные триггеры 2.5. Применение триггеров ТЕМА 3 ПЕРЕСЧЁТНЫЕ СХЕМЫ И ДЕЛИТЕЛИ 3.1. Основные параметры и классификационные признаки счётчиков электрических импульсом 3.2. Асинхронный счётчик на суммирование 3.3. Асинхронный счетчик на вычитание 3.4. Асинхронные счётчики с параллельным переносом 3.5. Реверсивный счётчик 3.6. Счётчики с произвольным коэффициентом пересчёта на базе ИС счетчиков 3.7. Основные методы борьбы с «гонками» 3.8. Делитель частоты с искусственным порядком счета 3.9. Счетчики с недвоичным кодированием 3.10. Состав серий ИС по счетчикам ТЕМА 4 РЕГИСТРЫ 4.1. Классификационные признаки регистров 4.2. Параллельный регистр 4.3. Регистр сдвига (последовательный регистр) 4.4. Универсальный регистр 4.5. Способ наращиваемости регистров 4.6. Функциональные узлы на базе регистров ТЕМА 5 КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ БЕЗ ПАМЯТИ 5.1. Дешифратор/демультиплексор (DC/DMX) 5.2. Мультиплексоры (MUX) 5.3. Шифраторы (CD) 5.4. Кодопреобразователи (X/Y) ТЕМА 6 АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА 6.1. Полусумматор и полный сумматор 6.2. Способы суммирования операндов 6.3. Выполнение операции вычитания на сумматорах 6.4. Одноразрядный двоично-десятичный сумматор 6.5. Выполнение операций умножения и деления на сумматорах 6.6. Метод ускоренного умножения 6.7. Компаратор 6.8. Синтез канала сигнала равенства А=В 6.9. Специализированные арифметические операции ТЕМА 7 СХЕМОТЕХНИКА ЦИФРОВЫХ УСТРОЙСТВ НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ МАТРИЦАХ (ПЛМ) 7.1. Схемотехника ПЛМ ТЕМА 8 ПАМЯТЬ 8.1. Виды памяти и её параметры 8.2. Тины постоянного запоминающего устройства 8.3. Оперативное запоминающее устройство (ОЗУ) 8.4. Сверхоперативная память (регистровая) 8.5. Флеш-память 8.6. Кэш-память ТЕМА 9 АНАЛОГО-ЦИФРОВЫЕ И ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ 9.1. Классификация ЦАП и АЦП по принципу действия 9.2. Принципы построения цифро-аналогового преобразователя 9.3. Принципы построения АЦП ТЕМА 10 СТРУКТУРА МИКРОПРОЦЕССОРА СПИСОК ЛИТЕРАТУРЫ
Все материалы размещенные на сайте //gigabyt.at.ua/ пренадлежат их владельцам и предоставляются исключительно в ознакомительных целях. Администрация ответственности за содержание материала не несет и убытки не возмещает. По истечении 24 часов материал должен быть удален с вашего компьютера. Незаконная реализация карается законами РФ и Украины: "Об авторском и смежном праве". При копировании материала, ссылка на сайт обязательна!
